题目

某容量为 256MB 的存储器由若干 4M×8 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是（ ）。

错因

B

只算了不复用情况下的地址引脚总位数（11 行 + 11 列 = 22），没加数据引脚——或者干脆把芯片容量 直接当作引脚数。关键漏掉两点：① DRAM 是行列地址分时复用的；② 还要加 8 根数据线。

C

知道要加数据引脚，但忘了 DRAM 行/列地址复用这个核心特性：22 位地址 + 8 数据 = 30。但 DRAM 芯片为了减少封装引脚，把 22 位地址拆成 11 行 + 11 列分两次送，所以只需 11 根地址引脚，不是 22 根。

D

把"256MB 总存储器容量"当成单芯片容量算的引脚数： B，当成 28 位地址 + 8 数据 = 36。题目问的是单个 4M×8 芯片的引脚数，不是整个存储器系统的总线宽度——审题时要分清"芯片"和"总存储器"两个层次。

总解析

第一步：算单芯片的存储单元数

DRAM 芯片规格 位 = 个存储单元，每个 8 位。

第二步：DRAM 行列地址复用

DRAM 把存储阵列组织成接近正方形的行 × 列阵列，地址引脚分两次复用——先送行地址（RAS 选通），再送列地址（CAS 选通）。

个单元最经济地拆成 行列阵列：

项	位数
全部地址位	22
行地址（=列地址，复用）	11
实际地址引脚数	11

第三步：算数据引脚

每个单元 8 位 → 数据引脚 8 根（双向，但仍按 8 根计）。

第四步：相加

最终答案是 A（19）。

关键考点：DRAM 与 SRAM 的引脚区别

类型	地址引脚特性	4M×8 芯片的地址引脚数
DRAM	行列复用	11
SRAM	不复用	22

DRAM 引脚少 → 封装小 → 单位面积容量大，是它在主存领域占主导的关键工程优势之一。SRAM 因不复用引脚多，多用于 Cache 这类小容量场景。

审题提醒：题目给的"256MB 总容量"和"4M×8 芯片"是两个不同的层次概念，问的是单芯片的引脚数，所以 256MB 这个数据本题用不上（它只会在"需要多少片"那类题里出现）。