题目

下列关于总线设计的叙述中，错误的是（ ）。

错因

B

把"复用 = 让一根线同时传两件事 = 信号串扰增大复杂度 = 反而需要更多线"想错了。信号线复用指的是一根物理线在不同时间承担不同功能（如地址/数据复用、地址/数据/控制复用），用"分时共享"替换"分别布线"——线数确实减少，代价是控制时序复杂、传输速率下降。结论"减少线数"是正确叙述。

C

误以为"突发传输只是一种控制时序，跟数据率无关"。实际上突发传输：第一次给出起始地址 + 数据块长度，之后连续传送多个数据，无需每次重新发地址——省掉的"发地址 + 应答"开销直接转化为更高的有效数据率。常见于 DMA、Cache 行填充、SDRAM 等场景。结论"提高传输率"是正确叙述。

D

不熟"分离事务"概念。分离事务：一次完整的总线事务（请求 + 等待响应 + 数据传输）被拆成两个独立子事务。请求方发完请求就释放总线，等响应方准备好再重新申请总线送数据。这段"等待时间"释放出来给别的设备用，总线利用率提升。结论是正确叙述。

总解析

先逐项验证 B/C/D 都是正确叙述（详见上面错因），再聚焦 A 为什么错。

A 为什么错——并行未必比串行快（这是反直觉的现代结论）：

直觉上"一次传 8 位（并行 8 根线） > 一次传 1 位（串行 1 根线）"，但这只是"位宽"维度。总速度 = 位宽 × 时钟频率，并行总线在时钟频率这个维度反而吃亏：

限制因素	并行总线（多根数据线）	串行总线（单/差分对）
时钟偏移（skew）	多根线长度/电气特性微差导致到达时间不一致，必须降频以容忍	单线无对齐问题，可拉很高频率
串扰	邻近线之间电磁干扰，距离一长更严重	差分对天然抗干扰
信号完整性	高频时多线一起翻转，电源噪声大	单对差分线易控制
实际频率上限	~MHz~低 GHz	可上 数 GHz~数十 GHz

所以现代高速总线（PCIe、SATA、USB 3.x、HDMI、DDR 内部走线之外的"内存条对外接口" 等）几乎全都是串行——靠极高频率和差分信号反超传统并行总线。例如：

• 老的并行 PCI（32 位 @ 33 MHz）：~133 MB/s
• 一条 PCIe 4.0 lane（串行 @ 16 GT/s）：~2 GB/s

所以 A "并行比串行快" 在现代是错误叙述。题面没有限定"低速场景"，408 真题这道考的就是颠覆传统认知的现代总线常识。

最终答案是 A（错误的叙述）。

速记：

技术	作用	真实情况
信号线复用	减少物理线数	✓
突发传输	提高数据率	✓
分离事务	提高总线利用率	✓
并行总线	"理论"位宽大	✗ 高速场景不如串行

易错点速查：

1. "并行 vs 串行" 别用"位宽"单一维度比较，要看"位宽 × 频率 × 信号完整性"综合
2. 高速场景：串行（PCIe / SATA / USB3 / HDMI）已全面胜出
3. 并行总线只在低速、距离短、引脚不紧张的场景仍有优势（如某些嵌入式片内总线）