题目

下列关于多总线结构的叙述中，错误的是（ ）。

错因

A

误以为"远的总线（如 USB）反而快"——可能联想到 USB 3 的几 GB/s 速度。但同一个时代里，靠 CPU 越近的总线频率越高、延迟越小：CPU 到 Cache → 内存控制器 → PCIe 根 → 设备总线，每跨一级就降速一档。这是多总线层次的基本设计原则。

B

不熟存储器总线的能力。存储器总线 + 突发传输 是非常常见的搭配——一次给出起始地址 + 块长度，连续传若干字节（如 Cache 行填充就是 64 字节突发）。如果存储器不支持突发，每次都重新发地址，访存效率会低得离谱。

C

误以为各总线可以"直连"。实际上不同总线频率、协议、电平都不同——快的（如内存总线）和慢的（如 PCI、USB）必须通过桥接器（北桥 / 南桥 / 现代的 PCH）做协议转换、缓冲、时钟域隔离。否则信号根本对不齐。

总解析

经典 PC 总线层次（从快到慢）：

层级	总线	速度量级	连接
L0	CPU 内总线	GHz 级	CPU 内部
L1	CPU 与内存（DDR）	数十 GB/s	内存控制器
L2	PCI-Express	GB/s	显卡、SSD
L3	SATA / USB	数百 MB/s	外设
L4	LPC / SPI	KB/s ~ MB/s	BIOS、键盘

层级越靠近 CPU，频率越高、延迟越小（这是 A 正确的依据）。

逐项判断：

选项	叙述	判断	理由
A	靠近 CPU 的总线速度较快	✓ 对	多总线层次的基本设计
B	存储器总线可支持突发传送方式	✓ 对	DDR、Cache 行填充本来就是突发模式
C	总线之间须通过桥接器相连	✓ 对	协议、频率、电平都要转换
D	PCI-Express×16 采用并行传输方式	✗ 错	PCIe 是串行传输；"×16" 意为 16 条独立串行通道（lane），不是 16 位并行

D 详解——PCI-Express 是串行总线：

PCIe 的设计思路就是颠覆"传统 PCI 的并行总线"——

特征	传统 PCI（并行）	PCI-Express（串行）
数据线	32 / 64 位并行共享总线	每条 lane = 1 对差分串行线（接收 + 发送 各一对）
"×N" 的含义	数据宽度 32/64	多少条独立 lane 并行（×1, ×4, ×8, ×16）
时钟频率	33/66 MHz	数 GHz（每代翻倍）
拓扑	共享总线（多设备争用）	点对点交换（独占带宽）

PCIe ×16 = "16 条独立串行 lane"，每条 lane 是高速差分串行连接，并不是"16 位宽的并行总线"。

最终答案是 D（错误的叙述）。

易错点速查：

1. PCIe 名字带 "Express" 但本质是串行——容易被"×16"骗成"16 位并行"
2. 现代高速接口（PCIe / SATA / USB 3 / DisplayPort / HDMI）几乎全是串行
3. "×N" 通常表示 lane 数（独立串行通道数），不是位宽