Appearance
总线标准
大纲定位
本条已不在现行大纲内
现行 408 大纲「总线」只列三条：总线的基本概念、总线的组成及性能指标、总线事务和定时。具体总线标准的命名与分类（ISA / EISA / PCI / PCIe / AGP / USB / SATA）已不再单列。
那为什么还留着这篇：其中有一条仍然在纲内、而且反复出现在"下列叙述中错误的是"里——并行总线不一定比串行总线快。这个结论属于总线基本概念，但只有把并行到串行的演进原因讲清楚，才不会背成一句反直觉的口诀。
怎么分配时间：本篇已压缩到只保留这一条主线。各标准的版本号、速率数值一律不需要背，扫一眼建立坐标即可。带宽计算与总线事务在 总线概述、总线事务与定时 两篇，那才是正事。
总线标准是什么
总线标准规定了总线的机械特性（接口尺寸）、电气特性（信号电平）、功能特性（信号定义）和时序特性（时钟协议），使不同厂家的设备可以互联互通。
一张坐标图就够了：
| 标准 | 并行/串行 | 位置 | 备注 |
|---|---|---|---|
| ISA / EISA / VESA | 并行 | 第一代 I/O 总线 | 早已淘汰 |
| PCI / AGP / PCI-X | 并行 | 第二代 I/O 总线 | PCI 通过桥接器与 CPU 总线相连 |
| PCIe（PCI-Express） | 串行 | 第三代 I/O 总线 | 点对点，按通道（lane）组织， |
| USB | 串行 | 通信总线（外总线） | 支持热插拔、即插即用，树形级联 |
| SATA | 串行 | 通信总线 | 取代并行的 PATA（IDE） |
唯一需要留意的判断
PCIe 是串行的。名字里带着"PCI"，又插在主板扩展槽上，很容易顺手当成并行——"PCI-Express×16 采用并行传输方式"是错误说法。
USB、SATA 同理，都是串行。
为什么高速总线从并行走向串行
这才是本篇的核心，也是仍在纲内的那部分。
并行总线的困境：并行传输要求同时发出的所有数据位在另一端同时到达。频率越高、走线越长，问题越严重：
- 串扰：相邻信号线之间互相干扰
- 时钟偏移（skew）：各位到达时间不一致，最快位和最慢位的时间差被放大到超过一个时钟周期，采样就错了
于是并行总线的频率被信号完整性卡死，加线数也救不回来。
串行总线的破解方式：
- 每次只在一根（一对）信号线上传一位，不存在位与位之间的对齐问题，某一位的时延抖动不影响其他位
- 用差分信号传输，抗干扰能力强
- 链路上不单独走时钟线，接收端用锁相环从数据流的 0-1、1-0 跳变中恢复时钟
- 频率因此可以提得极高，再用多通道并联把总带宽堆上去
结论：
所以 PCI（并行）被 PCIe（串行）取代、PATA（并行）被 SATA（串行）取代。"并行总线传输比串行总线传输速度快"是错的——在低频短距离下并行有优势，但现代高速总线的胜负早已倒过来了。
只需带走的三句话
- PCIe、USB、SATA 都是串行；ISA、PCI、AGP 是并行。
是通道数，不是并行位宽。 - 并行不等于快。并行受串扰和时钟偏移限制，高速场景下串行凭高频 + 多通道反超。
- 不同速度的总线之间靠桥接器相连，越靠近 CPU 的总线越快——这条在 总线概述 的多总线层次图里讲。
教材出处
- 袁春风《计算机组成与系统结构（第 3 版）》§8.3：同步并行总线的传输时延问题与串行传输的优势（p279）、三代 I/O 总线与 PCI-Express 通道结构（p282）
真题练习
总线标准的命名辨析已移出大纲。历年涉及标准的真题仍按"真题原貌"收录在 总线概述 的真题区里，与总线基本概念的题放在一起，转过去做即可。