Skip to content

存储器扩展

考情分析

存储器扩展设计题是 408 大题热点,每隔两三年就会考一次。需要掌握:给定主存容量和芯片规格,计算需要多少芯片、如何连接地址线和数据线、片选信号如何产生。

基本概念

单个存储芯片的容量有限,实际主存系统通过多芯片组合扩展。

芯片规格表示2n×b2n 个存储单元,每单元 b 位)。

例:8K×8 表示 8192 个单元,每单元 8 位,共 64 Kbit。

位扩展

目标:字长不够,扩展每个存储单元的位数(数据位宽)。

方法:多芯片数据线并联,地址线和控制线共享。

:用 4K×4 的芯片,扩展为 4K×8

需要芯片数=84=2 
  • 2 片芯片地址线完全相同(接同一组地址总线)
  • 片 1 的 4 位数据线接数据总线低 4 位(D0D3
  • 片 2 的 4 位数据线接数据总线高 4 位(D4D7
  • 片选 CS 两片相同(同时选中)

位扩展不需要地址译码,所有芯片同时被选中。

字扩展

目标:容量不够,扩展存储单元个数(地址空间)。

方法:多芯片的数据线并联,高位地址线经译码器产生各芯片的片选信号,低位地址线直接连芯片。

:用 4K×8 的芯片,扩展为 16K×8

需要芯片数=16K4K=4 
  • 芯片内部地址需 log2(4K)=12 位,接地址总线低 12 位 A0A11
  • 高 2 位 A12,A13 通过 2-4 译码器产生 4 个片选信号,分别连 4 片芯片的 CS
  • 每片数据线各自连数据总线(位宽相同不需扩展)
地址范围A13A12选中芯片
0000H~0FFFH00芯片 0
1000H~1FFFH01芯片 1
2000H~2FFFH10芯片 2
3000H~3FFFH11芯片 3

字位同时扩展

目标:字长和容量都需要扩展。

方法:先做位扩展(组内并联),再做字扩展(组间译码)。

:用 4K×4 的芯片,扩展为 16K×8

位扩展:84=2 片/组字扩展:16K4K=4 总芯片数=2×4=8 
  • 同组 2 片:地址线相同,数据线分高低 4 位,片选相同
  • 4 组:高 2 位地址经 2-4 译码器产生 4 个片选

地址线分配规律

设芯片有 n 根地址线(对应 2n 个存储单元),主存系统用 m 根地址线:

  • n:直接连各芯片地址线(片内寻址)
  • mn:用于片选译码(选择哪一组/哪一片)

译码方式

全译码

高位地址全部参与译码,每个地址唯一对应一个存储单元。无地址重叠,但译码逻辑较复杂。

部分译码

只用部分高位地址译码,剩余高位悬空。简单但存在地址重叠(多个地址对应同一物理位置)。

线选法

用单根高位地址直接连芯片片选(低电平有效)。最简单,但浪费地址空间,且只允许一次选中一片。

综合计算模板

  1. 确定主存总容量 M 字节和位宽 w
  2. 确定芯片规格 c 字节 × b
  3. 计算芯片数:(wb)×(Mc)
  4. 计算地址线分配:低 log2c 位接芯片内部地址,高位接译码器
  5. 写出每组芯片的地址范围

考点清单

  • 位扩展:数据线扩宽,不需要译码,芯片同时选中
  • 字扩展:地址空间扩大,高位地址需要译码产生片选
  • 字位同时扩展:先分组(位扩展),组内共享片选,组间译码
  • 总芯片数 = 位扩展倍数 × 字扩展倍数
  • 片内寻址用低位地址,片选用高位地址
  • 全译码无地址重叠,部分译码有地址重叠

真题练习

相关真题(10题)

2026Q15选择题2分

多体交叉编址中芯片地址判断

2023Q15选择题2分

主存地址空间分配与ROM地址范围计算

2022Q17选择题2分

DRAM芯片参数与内存条组织方式

2021Q15选择题2分

存储器芯片扩展所需芯片数计算

2021Q43综合题15分

指令格式设计、存储器扩展与I/O接口综合题

2016Q16选择题2分

存储器扩展所需SRAM芯片数量计算

2014Q15选择题2分

DRAM芯片地址复用引脚数计算

2011Q15选择题2分

MAR位数与主存地址空间的关系

2010Q15选择题2分

存储器芯片扩展中地址分配

2009Q15选择题2分

ROM和RAM芯片扩展数量计算