Skip to content

存储器分类与层次结构

考情分析

存储层次结构属于概念性考点,常以选择题出现。重点掌握 SRAM/DRAM 用途、各层次特性对比,以及为什么越靠近 CPU 速度越快、容量越小、成本越高。

按存取方式分类

随机存取存储器(RAM)

任意地址的存取时间相同,与地址无关。

  • SRAM(静态 RAM):触发器存储,速度极快,用于 Cache
  • DRAM(动态 RAM):电容存储,需要定时刷新,用于主存

只读存储器(ROM)

只读,掉电不丢失。

类型特点
ROM出厂固化,不可修改
PROM一次可编程,写入后不可更改
EPROM紫外线擦除,可多次编程
EEPROM电擦除,字节级操作,速度慢
Flash块级擦除,速度快,U盘/SSD 常用

BIOS 芯片通常是 Flash ROM,掉电保存系统固件。

顺序存取存储器(SAM)

按顺序读写,无法随机访问。磁带是典型例子,存取时间与物理位置相关,平均时间长。

直接存取存储器(DAM)

磁盘属于 DAM:先定位磁道(粗略随机),然后在磁道内顺序搜索扇区。访问时间 = 寻道时间 + 旋转延迟 + 传输时间。

存储层次结构

CPU 寄存器
    ↕  极快,极小(字节级)
Cache(高速缓存)
    ↕  很快,小(KB~MB)
主存(内存 DRAM)
    ↕  较快,中(GB)
辅存(磁盘/SSD)
    ↕  慢,大(TB)

层次越高(靠近 CPU),速度越快,容量越小,每位成本越高。

各层特性对比

层次典型器件典型速度典型容量断电后
寄存器触发器0.3 ns几十字节丢失
CacheSRAM0.5~2 ns32 KB~32 MB丢失
主存DRAM50~100 ns4~64 GB丢失
辅存HDD/SSD0.1~10 ms几百 GB~TB保留

CPU 可以直接访问的存储器:寄存器、Cache、主存。其中 Cache 和主存构成Cache-主存层次,主存和辅存构成主存-辅存层次。辅存不能被 CPU 直接寻址,数据必须先调入主存。

存储系统设计目标

同时追求三个目标:

速度快+容量大+成本低

三者相互矛盾,层次结构是解决这一矛盾的核心方案:利用程序的局部性,将频繁使用的数据放在高速小容量层,不常用的数据放在大容量低速层。

按位置分类

  • 片内存储器:CPU 内部,含寄存器和一级 Cache
  • 片外存储器:CPU 外部,含外部 Cache、主存、辅存

按信息可改写性分类

  • 读写存储器(RWM):RAM
  • 只读存储器(ROM):各类 ROM/Flash

考点清单

  • SRAM 用于 Cache,DRAM 用于主存
  • ROM 掉电不丢失,RAM 掉电丢失
  • Flash 擦除单位是"块",EEPROM 擦除单位是"字节"
  • CPU 不能直接访问辅存,辅存数据必须先装入主存
  • 磁盘属于 DAM,磁带属于 SAM
  • 存储层次结构的依据是程序的局部性原理

真题练习

相关真题(7题)

2025Q15选择题2分

结构体数组内存布局与数据对齐

2023Q20选择题2分

不支持突发传送时读取主存块的时间计算

2017Q18选择题2分

主存储器与控制存储器的对比

2012Q16选择题2分

闪存(Flash)的基本特性

2011Q14选择题2分

存储器存取方式的分类

2011Q15选择题2分

MAR位数与主存地址空间的关系

2010Q16选择题2分

RAM与ROM特性对比